Construction and test of the first Belle II SVD ladder implementing the origami chip-on-sensor design
"origami chip-on-sensor"デザインを取り入れたBelle II SVDラダーの製作とテスト
Irmler, C.*; 谷田 聖; 他98名*
Irmler, C.*; Tanida, Kiyoshi; 98 of others*
The Belle II Silicon Vertex Detector comprises four layers of double-sided silicon strip detectors (DSSDs), consisting of ladders with two to five sensors each. All sensors are individually read out by APV25 chips with the Origami chip-on-sensor concept for the central DSSDs of the ladders. The chips sit on flexible circuits that are glued on the top of the sensors. This concept allows a low material budget and an efficient cooling of the chips by a single pipe per ladder. We present the construction of the first SVD ladders and results from precision measurements and electrical tests.
使用言語 : English
掲載資料名 : Journal of Instrumentation
: 11
: 1
ページ数 : p.C01087_1 - C01087_9
発行年月 : 2016/01
出版社名 : IOP Publishing
発表会議名 : Topical Workshop on Electronics for Particle Physics (TWEPP 2015)
開催年月 : 2015/09
開催都市 : Lisbon
開催国 : Portugal
特許データ :
PDF :
論文URL :
キーワード : シリコンストリップ検出器
使用施設 :
広報プレスリリース :
論文解説記事
(成果普及情報誌)
:
受委託・共同研究相手機関 : 高エネルギー加速器研究機構
 
登録番号 : BB20161375
抄録集掲載番号 : 45000022
論文投稿番号 : 18358
Accesses  (From Jun. 2, 2014)
- Accesses
InCites™
パーセンタイル:21.21
分野:Instruments & Instrumentation
Altmetrics
Add This